<nav id="yxily"></nav><em id="yxily"><acronym id="yxily"><input id="yxily"></input></acronym></em>

    <em id="yxily"><object id="yxily"><input id="yxily"></input></object></em>

      <rp id="yxily"></rp>
      <rp id="yxily"></rp>

      <rp id="yxily"><ruby id="yxily"></ruby></rp>
      <th id="yxily"></th>

      TEST-JET測試有哪些優缺點?

      日期:2021-08-04 23:32
      瀏覽次數:1658
      摘要: 一,T/J測試優點 1. 準確度高:IC PIN有OPEN時,測量值降為20fF以下。 2. 穩定度(STABILITY)高:同PCB同STEP測試誤差10%以內。 3. 速度快:3ms/per lead。 4. 軟體準備容易:有CAD讀取資料,電腦自動學習(LEARNING) 5. 測試面廣:除有Frame之IC外,還可測試連接器,插座和膽電容極性。 6. 硬體組裝簡單、便宜:每顆IC多接一只Probe。 7. 治具彈性高:機重更換、停產時Probe可更換于不同治具上。 二,T/J測試缺點...
       

      一,T/J測試優點

      1.      準確度高:IC PINOPEN時,測量值降為20fF以下。

      2.      穩定度(STABILITY)高:同PCBSTEP測試誤差10%以內。

      3.      速度快:3ms/per lead。

      4.      軟體準備容易:有CAD讀取資料,電腦自動學習(LEARNING

      5.      測試面廣:除有FrameIC外,還可測試連接器,插座和膽電容極性。

      6.      硬體組裝簡單、便宜:每顆IC多接一只Probe。

      7.      治具彈性高:機重更換、停產時Probe可更換于不同治具上。

       

      二,T/J測試缺點

      1.      待測IC尺寸>SO14.

      2.      Vcc&Ground Pin無法測試。

      3.      Tire Pin超過四pin并聯時,無法測出Open Fail。

      4.      IC Pin與電容直接或經過500歐姆電阻與電容相接,無法測試。

      5.      IC pinPad存在Open,但其間阻抗小于100K歐姆,無法測出。

      6.      對于無Frame結構之ICBGA中心,Flip Chip,CSP等),此方法不適用。

      粵公網安備 44030602001522號

      ,亚洲日本一区二区三区在线,国产精品女A片爽爽免费视频,精品国产免费人成电影在线观看